PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-211515

(43) Date of publication of application: 03.08.1992

(51)Int.Cl.

H03K 19/0185 H01L 27/04

(21)Application number: 03-029847

(71)Applicant : HITACHI LTD

(22)Date of filing:

25.02.1991 (72)Invento

(72)Inventor: NAKAGOME YOSHINOBU

ΓΤΟ ΚΙΥΟΟ

TAKEUCHI MIKI

(30)Priority

Priority number: 02 76880

Priority date: 28.03.1990


Priority country: JP

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide a semiconductor integrated circuit which operates at high speed even at a low signal amplitude and which does not cause the increase of power consumption at the waiting time.

CONSTITUTION: The device consists of a drive circuit (DRV1) converting a signal with large amplitude into a signal with small amplitude and outputting it to a signal line, a signal receiving part (REC2) receiving the signal with small amplitude and converting it to the signal with large amplitude, and a signal processing part (INV1, INV2) processing the signal with large amplitude. Thus, by reducing the voltage amplitude of the signal line, the power consumption of the entire integrated circuit can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection rapplication converted registration]

[Date of final disp sal f r application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date f extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-211515

(43)公開日 平成4年(1992)8月3日

(51) Int.Cl.⁵

識別配号

FΙ

技術表示箇所

H03K 19/0185

HO1L 27/04

D 7514-4M

8941 - 5 J

庁内整理番号

H03K 19/00 101 D

審査請求 未請求 請求項の数20(全 15 頁)

(21)出願番号

特願平3-29847

(22)出顧日

平成3年(1991)2月25日

(31)優先権主張番号 特顧平2-76880

(32)優先日

平2 (1990) 3 月28日

(33)優先権主張国

日本 (JP)

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

(72) 発明者 中込 儀延

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 伊藤 清男

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 竹内 幹

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男


(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】低い信号振幅でも高速に動作し、かつ待機時の 消費電流を増大させることのない半導体集積回路を提供 する。

【構成】大きな振幅の信号を小さな振幅の信号に変換 し、信号線に出力する駆動回路(DRV1)、信号線か らの小さな振幅の信号を受けて大きな振幅の信号に変換 する信号受信部(REC2)、大きな振幅の信号を処理 する償号処理部(INV1,INV2)とから構成され

【効果】信号線の電圧振幅を小さくすることにより、集 積回路全体の低消費電力化ができる。



1

【特許請求の範囲】

【簡求項1】第1および第2の信号振幅で動作するCM OS回路をそれぞれ少なくとも含む半導体集積回路において、第1の信号振幅の高レベルは第2の信号振幅の高レベルは第2の信号振幅の低レベルは第2の信号振幅の低レベルは第2の信号振幅の低レベルよりも小さいことを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、第2 の信号振幅は1ポルト以下であることを特徴とする半導 体装置

【請求項3】請求項2記載の半導体装置において、第1 の信号振幅は外部から供給する電源電圧の最大値と最小 値の差に等しいことを特徴とする半導体装置。

【請求項4】請求項1乃至請求項3の何れかに配載の半 導体装置において、特機時の消費電流が最大動作周波数 での動作電流の100分の1以下であることを特徴とす る半導体装置。

【蘭求項5】 請求項1乃至請求項4の何れかに配載の半 導体装置において、第2の信号振幅を入力して第1の信 号振幅を出力する手段は、入力にソース、第1の端子に 20 ドレインが接続された第1導電形のMOSトランジス タ、入力にソース、第2の端子にドレインが接続された 第2導電形のMOSトランジスタ、第1の端子にゲー ト、出力にドレインが接続された第2導電形のMOSトランジスタ、出力にゲート、第1の端子にドレインが接続された第2の端子 にゲート、出力にドレインが接続された第1導電形のMO Sトランジスタ、出力にゲート、第2の端子にドレイン が接続された第1導電形のMOSトランジスタ、とを少 なくとも含むことを特徴とする半導体装置。 30

【請求項6】請求項1乃至請求項5の何れかに記載の半 導体装置において、集積回路内部の主たる信号の振幅を 第2の信号振幅としたことを特徴とする半導体装置。

【請求項7】 請求項1乃至請求項6の何れかに記載の半 導体装置において、集積回路外部との信号授受を第2の 信号振幅で行なうことを特徴とする半導体装置。

【簡求項8】複数の集積回路プロツクから構成された半導体装置において、該集積回路プロツクは第2の信号振幅の入力信号をそれよりも高い第1の信号振幅に変換する入力回路と、第1の信号振幅で信号処理を行なう処理回路と、該処理回路の第1の信号振幅で駆動され上配集積回路プロツクの入力信号と等しい第2の信号振幅を有する信号を上配集積回路プロツクの外部に出力する出力回路とを含むことを特徴とする半導体装置。

【節求項9】 請求項8 記載の半導体装置において、上記第2 の信号振幅は1 ポルト以下であることを特徴とする 半導体装置。

【請求項10】請求項8又は請求項9の何れかに記載の 半導体装置において、上記第1の信号振幅は、外部から 供給する電源電圧の最大値と最小値の差に等しいことを 50 特徴とする半導体装置。

【請求項11】請求項8乃至請求項10の何れかに記載の半導体装置において、上記半導体装置の特機時の消費 電流が最大動作周波数での動作電流の100分の1以下 であることを特徴とする半導体装置。

【請求項12】 請求項8乃至請求項11の何れかに記載の半導体装置において、上記入力回路は、入力にソース、第1の端子にドレインが接続された第1導電形のMOSトランジスタと、入力にソース、第2の端子にドレインが接続された第2導電形のMOSトランジスタと、第1の端子にゲート、出力にドレインが接続された第2導電形のMOSトランジスタと、出力にドレインが接続された第1導電形のMOSトランジスタと、出力にゲート、第2の端子にドレインが接続された第1導電形のMOSトランジスタと、出力にゲート、第2の端子にドレインが接続された第1導電形のMOSトランジスタとを少なくとも含むことを特徴とする半導体装置。

【請求項13】請求項8乃至請求項12の何れかに記載の半導体装置において、半導体装置内部の主たる信号の 振幅を上記第2の信号振幅としたことを特像とする半導 体装置。

【請求項14】請求項8乃至請求項13の何れかに記載の半導体装置において、半導体装置外部との信号の授受を上配第2の信号振幅で行なうことを特徴とする半導体装置。

【請求項15】請求項8乃至請求項14の何れかに記載の半導体装置において、上記半導体装置は記憶装置であることを特徴とする半導体装置。

30 【請求項16】第1および第2の信号振幅で動作するC MOS回路をそれぞれ少なくとも含む半導体集積回路に おいて、その入力あるいは出力の信号振幅の一方が第2 の信号振幅に等しく、第2の信号振幅は第1の信号振幅 の1/2よりも小さいことを特徴とする半導体装置。

【請求項17】請求項16記載の半導体装置において、第 1の信号振幅は外部から供給する電源電圧の最大値と最 小値の差に等しいことを特徴とする半導体装置。

【請求項18】請求項17記載の半導体装置において、第2の信号振幅は1ポルト以下であることを特徴とする半導体装置。

【請求項19】請求項16万至請求項18の何れかに記載の 半導体装置において、特機時の消費電流が最大動作周波 数での動作電流の100分の1以下であることを特徴と する半導体装置。

【請求項20】 請求項16乃至請求項18の何れかに記載の 半導体装置において、特機時の消費電流が1 mA以下で あることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置、特に微細素

.3

子で構成された高速、高集積の半導体装置に関する。 【0002】

【従来の技術】半導体集積回路(LSI = Large Scale Integration)の高集積化は、その構成素子であるMOSトランジスタの微細化により進められてきた。素子の最小寸法が0.5 ミクロン以下のいわゆるデイープサブミクロンLSIになると、素子の耐圧の低下とともにLSIの消費する電力の増大が問題になつてくる。このような問題に対しては、素子の微細化にともなつて動作電源電圧を低下させることが有効な手段であると考えられ10る。

【0003】現在のLSIの電源電圧としては5Vが主流であるため、微細な素子でLSIを構成する手段として、LSIチツブ上に外部電源電圧を降圧する電圧変換回路を搭載する技術が、アイ・イー・イー・イー・ジャーナル・オブ・ソリツド・ステート・サーキツツ、第21巻、第5号、第605~第611頁(1986)(IEE E Jounal of Solid-State Circuits, vol.21, No.5, pp.605-611, October 1986)において論じられている。この場合の外部電源電圧と内部電源電圧の値は、それぞれ5Vと3.5Vである。このように、LSIの中でも最高集積度のダイナミツクRAM(DRAM)で消費電力の問題が顕在化しつつある。

[0004]

【発明が解決しようとする課題】しかし、一方、物理的 な制約から電源電圧には下限が存在することが指摘され ている。この制約については、アイ・イー・イー・イー ・ジャーナル・オブ・ソリツド・ステート・サーキツ ツ、第9巻、第5号、第256~第267頁(197 4) (IEEE Journal of Solid-State Circuits, vol. 9, N 30 o.5, pp.256-267, October 1974)において論じられて いる。この中に示されているように、MOS トランジスタ の低電流特性は、ドレイン電流がゲート電圧に対して指 数関数的に滅疫する、いわゆるサブスレツシヨルド特性 を有している。この係数はサプスレツショルド係数(テ ーリング係数) と呼ばれ、室温では80mV/1桁 程 度の値である。したがつて、電源電圧の低下に比例して ゲートしきい値電圧を低下させると、トランジスタが力 ツトオフしている期間にも微小な直流電流が流れ、特機 時の消費電流を増大させるという問題を有する。このた め、従来のCMOS回路においては、電源電圧を低下さ せたとき、しきい値電圧はある値以下には下げられない とされていた。その実用上の下限については、プロシー デイングス・オブ・テクニカル・ペーパーズ・1989 ・インターナシヨナル・シンポジウム・オン・プイエル エスアイ・テクノロジー・システム・アンド・アプリケ ーションズ、第188~第192頁(1989)(Proce edings of Technical Papers, 1989 International Symp osium on VLSI Technology. Systems and Application s, pp. 188-192, May 1989) や、プロシーデイングス・

オブ・ザ・シンポジウム・オン・ロウ・テンパレチヤー・エレクトロニクス・アンド・ハイ・テンパレチヤー・スーパーコンダクターズ、第55~第69頁(1987)(Proceedings of the Symposium on Low Temperature Electronics and High Temperature Superconductors, pp. 55-69, Oct. 1987)、において論じられている。その値はおよそ0.35~0.55V程度である。このときの電源電圧の下限は、実用上1.5V程度であり、さらに電圧を下げると、遅延時間が著しく増大するという問題があつた。

【0005】本発明の目的は、こうした従来下限とされていた電源電圧より小さい信号振幅でも高速に動作し、かつ待機時の消費電流を増大させることのない半導体集積回路を提供することにある。

[0006]

【課題を解決するための手段】上記目的は、集積回路内部の信号振幅を複数とし、主たる信号配線を小さな振幅で駆動すること、および、小さな待機電流で小さな信号振幅から大きな信号振幅に変換する振幅変換回路を設けることにより達成できる。

[0007]

【作用】各種集積回路の内部信号を低振幅化できるため、信号配線(バス)の充放電電流を低減でき、低消費電力化できる。また、ピーク電流を低減できるため、信号配線の信頼性を向上すると共に、低雑音化が図れる。また、信号配線(バス)の充放電時間を低減でき、高速化を図ることができる。これにより、従来の回路方式で問題になつている電源電圧の下限にとらわれずに、低消費電力化が図れ、高集積度、高速性および低消費電力を同時にみたすことができる。

[8000]

【実施例】図1は本発明によるCMOS集積回路の基本概念を説明する実施例である。同図において、CMOS集積回路はBLK1、BLK2などの複数の回路プロツクと、それらの間で信号を伝達する信号配線から構成される。この図の例では、BLK1の出力を信号配線SIG1によりBLK2の入力に伝達している。各回路プロツクは、他の回路プロツクからの小さな振幅の信号を受けて大きな振幅の信号に変換する信号受信部(例えば、図中REC2)、大きな振幅の信号を処理する信号処理部(例えば、図中INV1、INV2)、小さな振幅の信号を信号配線に出力する駆動回路(例えば、図中DRV1)とから構成される。

【0009】 これらのうち信号処理部は、電源電圧VC CとVSSにより動作し、その信号振幅は(VCC-V SS)となる。駆動回路DRV1はNチヤネルMOSト ランジスタTN2およびPチヤネルMOSトランジスタT P2により構成される。この駆動回路は電源電圧VCL OおよびVSLOで動作し、信号線SIG1に振幅(V 50 CLO-VSLO)の信号を出力する。なお、これらの

電源電圧の間にはVCC>VCLO>VSLO>VSS なる関係が成り立つている。なお、この例ではTN2の パツクゲートはVSSに、TP2のパツクゲートはVC Cに、それぞれ接続しているが、それぞれVSLO、V CLOに接続してもかまわない。

【0010】信号受信部REC2は、転送ゲートを成す NチャネルMOSトランジスタTN3およびPチャネル MOSトランジスタTP3、互いのゲートとドレインが 交差接続されたNチヤネルMOSトランジスタ対TN4 とTN5およびPチヤネルMOSトランジスタ対TP4 10 とTP5から構成される。

【0011】また転送ゲートTN3のゲートには電圧V CLIを、TP3のゲートには電圧VSLIをそれぞれ 印加している。なお、TN3のパツクゲートはVSS に、TP3のパツクゲートはVCCに、それぞれ接続し ているが、これらは、それぞれVSLO、VCLOであつて もかまわない。本実施例では、NチヤネルMOSトラン ジスタのゲートしきい値電圧は約0.5V 、Pチヤネル MOSトランジスタのゲートしきい値電圧は約-0.5 V に設定している。

【0012】さて、この回路の動作を図2を用いて説明 する。この例では、VCC=1.5V、VSS=0V、 VCLO=1V, VSLO=0.5V, VCLI=1.5V、VSLI=0Vの場合について説明するが、これら の値に限るものでなく、

VCC>VCLO>VSLO>VSS

かつ、VCLI>VSLI

が成り立つような電圧であれば効果がある。さて、今、 回路プロツクBLK1内のインパータINV1の出力N1 が、時刻 t 0 において 1.5 V から 0 Vに、時刻 t 3 に 30 おいて0 Vから1.5 V に変化する場合を考える。

【0013】時刻t0の以前、すなわち端子N1が1. 5 V の間は、トランジスタTN2のゲート・ソース間 電圧は1V、トランジスタTP2のゲート・ソース間電 圧は0.5V になるため、TN2が導通、TP2が非導 通となり、駆動回路の出力、すなわち信号線SIG1に はVSLO=0.5V が出力される。同時に、受信回路 REC2を構成する転送ゲートTN3のゲート・ソース 間電圧は1V、トランジスタTP3のゲート・ソース間 電圧は-0.5 V になるため、TN3が導通、TP3が 40 € 非導通となる。トランジスタTN3の駆動能力をTP4 に比べて充分大きく設計しているため、端子N2は入力 SIG1と等しい0.5V になつており、トランジスタ TP5が導通している。一方、端子N3の電圧は0.5 V 以下になつているため、トランジスタTN 5 は非導 诵となり、始子N4は1.5V になつている。したがつ て、トランジスタTN4は導通しており、端子N3は結 果的に0Vに設定されている。これらのトランジスタの 中で、TP3のゲート・ソース間電圧は-0.5V とゲ

電流と呼ばれる微小な電流が流れるが、集積回路全体の トランジスタに比べれば、このトランジスタの占める割 合は小さく、その電流は無視できるほど小さい。さて、 時刻 t 0 において端子N 1 が、1.5 V から0 Vに変化 する場合を考える。トランジスタTN2のゲート・ソー ス間電圧は-0.5 V 、トランジスタTP2のゲート・ ソース間電圧は-1Vになるため、TN2が非導通、T P 2 が導通となり、駆動回路の出力、すなわち信号線S IG1にはVCLO=1Vが出力される。同時に、受信 回路REC2を構成する転送ゲートTN3のゲート・ソ ース間電圧は 0.5 V、トランジスタTP 3 のゲート・ ソース間電圧は-1Vになるため、TN3が非導通、T P3が導通となる。トランジスタTP3の駆動能力をTN 4 に比べて充分大きく設計することにより、端子N3は 入力SIG1と等しい1Vになり、トランジスタTN5 が導通する。一方、端子N2の電圧は約1Vまで上昇す る。したがつてトランジスタTP5は非導通となり、端 子N4は0Vになる。その結果、トランジスタTP4が 導通し、端子N2は時刻t2において、1.5V まで引 20 き上げられる。

【0014】時刻t3において端子N1が、0Vから 1.5 Vに変化する場合にも、これと同様に信号線SIG1 は1Vから0.5Vに、端子N4は0Vから1.5Vへと 変化する。

【0015】このように、回路プロツクBLK1内の 1.5 Vの信号振幅を0.5 V の振幅を有する信号に変 換し、かつ、その信号を回路プロツクBLK2で再び 1.5 Vの信号振幅に変換することができる。一般に、 集積回路の消費電力の大部分は、回路プロツク間で信号 授受を行なうために設けられた信号線(パス)の充放電 で費やされる。したがつて、この信号線の電圧振幅を小 さくすることは集積回路全体の低消費電力化に極めて有 効である。また、集積回路プロツク内の電圧振幅をパス の信号振幅よりも大きくすることにより、プロツク内の 回路群の動作速度を上げると同時に、バスを駆動するイ ンパータ回路(ドライバ)のゲートをパスの振幅以上の 大きな振幅で駆動でき、パスのスイツチング速度も改善 できるという利点も兼ね備えている。本実施例では、信 号線SIG1の負荷容量CWを一回充放電するのに要す る電荷量を CW (VCC-VSS) から、CW (V CLO-VSLO) へと約三分の一に減少させること ができる。これにより、消費電流および消費電力も約三 分の一に減少させることができる。また、同じ動作速度 で比較すると、信号線容量の充放電にともない発生する **岱号線や電源線のピーク電流も約三分の一に減少させる** ことができ、信号線や電源線を構成する金属配線の信頼 性を向上させることもできる。さらには、電源線の抵抗 のために発生する電源の雑音も約三分の一に減少させる ことができ、より動作が安定な集積回路を供することが ートしきい値電圧に一致するため、サブスレツシヨルド 50 できる。このように、主たる信号線の信号振幅を小さく

することにより、高速性を維持しながら、低消費電力か つ低雑音の集積回路を実現することができる。

【0016】以上の説明では、6つの電源電圧VCC、VSS、VCLO、VSLO、VCLI、VSLIを用いて回路を構成する場合について説明した。これらの電圧の一部は本実施例で示したように同じ電圧であつても良い。これらは全て外部から供給しても良いし、VCCとVSSを装置外部から与え、集積回路内部に設けた電圧変換回路によりVCLO、VSLO、VCLI、VSLIなどを発生しても構わない。

【0017】図3は本発明によるCMOS集積回路の他 の一実施例である。本実施例では、電源の種類を減らす ために各導電型のMOSトランジスタのしきい値電圧の 種類を複数としている。同図において、図1の実施例と 異なる点は、駆動回路DRV3を構成するNチヤネルM OSトランジスタTN6およびPチヤネルMOSトラン ジスタTP6、および信号受信部REC4の転送ゲート を成すNチャネルMOSトランジスタTN7およびPチ ヤネルMOSトランジスタTP7のゲートしきい値電圧 の絶対値を他の回路を構成するMOSトランジスタのゲ ートしきい値電圧の絶対値よりも低くした事である。こ れにより、駆動回路の電源電圧と転送ゲートのゲート印 加電圧をVCLおよびVSLに揃える事ができる。なお、 TN6とTN7のパツクゲートはVSSに、TP6とT P7のパツクゲートはVCCに、それぞれ接続している が、これらは、それぞれVSLおよびVCLであつても かまわない。本実施例では、NチヤネルMOSトランジ スタのゲートしきい値電圧は、高い方が約0.5 V 、低 い方が約0V、PチヤネルMOSトランジスタのゲート しきい値電圧は絶対値の高い方が約-0.5 V 、絶対値 30 の低い方が約0Vである。

【0018】この回路の動作は図2に示した動作波形で同様に説明される。ここでは、VCC=1.5V, VSS=0V, VCL=1V, VSL=0.5Vの場合について説明するが、これらの値に限るものでないことは自明である。

【0019】時刻 t 0 の以前、すなわち端子 N 5 が 1.5 V の間は、トランジスタT N 6 のゲート・ソース間電圧は 1 V、トランジスタT P 6 のゲート・ソース間電圧は 1 V、トランジスタT P 6 のゲート・ソース間電圧は 0.5 V になるため、T N 6 が導通、T P 6 が非導 40 通となり、駆動回路の出力、すなわち信号線 S I G 2 には V S L = 0.5 V が出力される。同時に、受信回路 R E C 4 を構成する転送ゲート T N 7 のゲート・ソース間電圧は 0.5 V、トランジスタT P 7 のゲート・ソース間電圧は 0.5 V、トランジスタT N 7 の駆動能力を T P 8 に比べて充分大きく設計することにより、端子 N 6 は入力 S I G 2 と等しい 0.5 V になつており、トランジスタT P 9 が導通している。一方、端子 N 7 の電圧は 0.5 V 以下になつているため、トランジスタT N 9 は 50

非導通となつており、端子N8は1.5V になつている。したがつて、トランジスタTN8が導通し、端子N7は結果的に0Vに設定される。これらのトランジスタの中で、TP7のゲート・ソース間電圧は0Vとなり、ゲートしきい値電圧に一致するため、サプスレツショルド電流と呼ばれる微小な電流が流れるが、集積回路全体のトランジスタに比べれば、このトランジスタの占める割合は小さく、その電流は無視できるほど小さい。

【0020】その他の時刻における動作も図1に示した 70 例と同様である。このように、各導電型に対して二種類 のゲートしきい値電圧のMOSトランジスタを用いることで、4つの電源電圧VCC、VSS、VCL、VSL により回路を構成することができる。これらは全て外部 から供給しても良いし、VCCとVSSを装置外部から 与え、集積回路内部に散けた電圧変換回路によりVC L、VSLなどを発生しても構わない。なお、この実施 例によつても先の実施例で述べた効果と同等の効果を得ことができる。

【0021】次に、図5を用いて本発明の効果を具体的 に説明する。図4および図5は負荷容量(CL=2p F) の駆動回路を従来の技術および本発明を用いて構成 した例を示している。いずれの場合にも、振幅(VCL -VSL)の信号を入力して、負荷を振幅(VCL-V SL)で駆動するようにしている。従来のCMOS集積 回路では、図4に示すように複数段のCMOSインパー タにより駆動回路を構成している。 CMOSインパータ では電源電圧がそのまま信号振幅に等しくなるため、V CLおよびVSLを電源として動作させている。一方本 発明では、図5に示すように入力信号の振幅を増幅する レベル変換回路REC5と負荷を駆動するCMOSイン バータ回路DRV5とにより構成している。REC5は 図3中のREC4と、またDRV5は図3中のDRV3 と、それぞれ基本的に同じである。また、各トランジス タのゲートしきい値電圧も図3の説明で述べた値と同じ である。 MOSトランジスタのゲート酸化膜厚は7 nm (ナノメータ)、また各トランジスタのゲート長しなら びにゲート幅Wは以下のとおりである。

[0022]

۵	
y	

	•	
	. L(ミクロン)	W (ミクロン)
TN 1 0	0.6	6
TP10	0.6	2 0
TN11	0.6	15
TP11	0.6	50
TN 1 2	0.6	6
TP12	0.6	10
TN 1 3	2	1
TP13	Ż	3
TN14	0.6	6
TP14	0.6	2 0
TN 1 5	0.6	15
TP15	0.6	5 0

これにより、従来回路と本発明の回路の待機時におけ る消費電力は、ほぼ同じ程度になる。

【0023】図6は入力(IN)および出力(OUT)の 波形を示している。出力が10%から90%に達する時 間を出力立上り時間 tr、90%から10%に達する時 間を出力立下り時間 t f、入力が50%まで立ち上がつ てから出力が50%まで立ち上がるまでの時間を立上り 伝播遅延時間tpdr、入力が50%まで立ち下がつてから 出力が50%まで立ち下がるまでの時間を立下り伝播遅 延時間tpdf、とそれぞれ定義する。

【0024】図7は出力立上り時間tェの信号振幅(V CL-VSL) 依存性の計算機解析結果を示している。 従来のCMOSインパータによる駆動回路では信号振幅 が1.5 V 以下で急激に立上り時間が増大する。信号振 幅と立上り時間の関係を代表的なものについて示すと

信号振幅(V)	出力立上り時間 tr(ns)
2	1.37

1. 98 1.5 1 4.25

となる。速度性能の面から t r < 2 n s をひとつの目安 とすると、信号振幅の最小値は1.5 Vとなる。一方、 本発明では信号振幅と立上り時間の関係は

信号振幅(V)	出力立上り時間 t r(n s)
0.5	1.09
0.4	1.17
0.3	1.30
0.2	1.55
0 1	2 1 6

となり、trく2nsをひとつの目安とすると、信号振 幅の最小値は約0、12 Vとなる。この解析結果より、 出力立上り時間 t r を基準に考えると、本発明により、 個号振幅を従来の1.5Vから約0.12Vへと約1桁 低減することができる。なお、ここには出力立上り時間 trの解析結果を示したが、出力立下がり時間 tfにつ いても同様の改善効果が得られる。

【0025】図8は立上り伝播遅延時間tpdrの信号

ている。従来のCMOSインパータによる駆動回路で は、立上り時間と同様、信号振幅が1.5 V以下で急激 に立上り伝播遅延時間が増大する。信号振幅と立上り伝 播運延時間の関係を代表的なものについて示すと

10

信号振幅(V) 立上り伝播運延時間 t pdr (ns) 2 1.29 1.5 1.82

3.81

となる。速度性能の面からtpdr<3nsをひとつの 10 目安とすると、信号振幅の最小値は約1,2Vとなる。-方、本発明では信号振幅と立上り伝播遅延時間の関係は

官号援幅(V)	立上り伝播運延時間 t pdr (ns)
0.6	1.97
0.4	2.29
0.3	2.84
0.2	3.99

1

となり、tpdrく3 n s をひとつの目安とすると、信号振 幅の最小値は約0.31Vとなる。この解析結果より、 立上り伝播遅延時間tpdrを基準に考えると、本発明によ 20 り、信号振幅を従来の約1.2Vから約0.31V へと約 4分の1に低減することができる。なお、ここには立上 り伝播遅延時間 t r の解析結果を示したが、立下がり伝 播遅延時間 t f についても同様の改善効果が得られる。

【0026】図9は本発明によるCMOS集積回路の他 の一実施例である。図1あるいは図3の実施例では、信 号が高レベルと低レベルの間で遷移する際に、信号受信 部から信号線に、または信号線から信号受信部に微小な 直流電流が流れる。信号線の寄生抵抗および寄生容量の 影響で信号の立上りあるいは立ち下がり時間が大きい場 30 合、さらには一つの信号線に多くの信号受信回路が接続 されるような場合には、この電流が少ない方が回路動作 上好ましい。図9は、この直流電流を流さないようにす る構成の一例を示している。この例では、他の回路プロ ツクからの小さな振幅の信号を受けて、大きな振幅の信 号に変換する信号受信部をCMOSインパータによる受 信回路REC8A、およびレベル変換回路REC8Bとによ り構成している。REC8Aのインパータ回路は、図中 の駆動回路DRV7のインパータ回路と同様、VCL とV SLを電源として動作する。レベル変換回路REC8B 40 は、基本的に図3中のREC4と同じものである。同図 において、駆動回路DRV7を構成するNチヤネルMO SトランジスタTN16およびPチヤネルMOSトランジス タTP16、受信回路REC8Aのインパータを成すN チヤネルMOSトランジスタTN17およびPチヤネル MOSトランジスタTP17、およびレベル変換回路R EC8Bの転送ゲートを成すNチヤネルMOSトランジ スタTN18およびPチヤネルMOSトランジスタTP 18のゲートしきい値電圧の絶対値を他の回路を構成す るMOSトランジスタのゲートしきい値電圧の絶対値よ 振幅(VCL-VSL)依存性の計算機解析結果を示し 50 りも低くしている。なお、TN16、TN17およびTN

18のパツクゲートはVSSに、TP16、TP17およ びTP18のパツクゲートはVCCに、それぞれ接続し ているが、これらは、それぞれVSLおよびVCLであ つてもかまわない。図3の実施例と同様、NチヤネルM OSトランジスタのゲートしきい値電圧は、高い方が約 0.5V 、低い方が約0V、PチヤネルMOSトランジ スタのゲートしきい値電圧は絶対値の高い方が約-0. 5 V 、絶対値の低い方が約0 Vである。

【0027】この回路の動作は図10に示した動作波形 で説明される。図3に示した例との相違は、レベル変換 10 回路REC8Bの入力を信号線で直接駆動する代わり に、インバータで反転した出力で駆動する点にある。し たがつて、本実施例では端子N10の信号が端子N14 で反転しているが、基本的な動作に変わりはない。な お、ここでは、VCC=1.5V, VSS=0V, VC L=1V, VSL=0.5Vの場合について説明する が、これらの値に限るものでないことは自明である。こ のように、信号受信部をCMOSインパータとレベル変 換回路とで構成することにより、信号線から信号受信部 への直流電流の流入、あるいは信号受信部から信号線へ 20 の直流電流の流出を無くすことができる。なお、受信回 路を構成するCMOSインパータにおいて電源VCLからV SLに直流電流が流れる。しかし、インパータを構成す る素子数および寸法は、集積回路全体の素子数および寸 法に対して無視できるほど小さいので、この電流が集積 回路の消費電流に対して大きな影響を及ぼすことはな

【0028】図11は本発明によるCMOS集積回路の 他の一実施例である。本実施例では、複数の小さな振幅 の信号を入力として、その論理演算結果を回路プロツク 30 内部で使用する大きな信号振幅に変換するようにした信 号受信部を提供する。

【0029】この例では、信号受信部を、NANDゲー トによる受信回路REC11A、およびレベル変換回路 REC11Bとにより構成している。REC11AのNAND ゲートは、図9のREC8Aと同様、VCLとVSLを 電源として動作する。レベル変換回路REC11Bは、 基本的に図3中のREC4や図9中のREC8Bと同じ ものである。

【0030】 通常のCMOS回路の場合と同様、2つの 40 直列接続されたNチヤネルMOSトランジスタTN3 2、TN33と、2つの並列接続されたPチヤネルMO SトランジスタTP32, TP33とからNANDゲー トを構成している。これに、他の回路プロツクBLK9 からの俗号SIG4と、BLK10からの俗号SIG5 とを入力し、そのNAND出力を端子N15に得ている。N ANDゲートを構成するMOSトランジスタには、図9 中のREC8Aの場合と同様、しきい値電圧の絶対値の 低いものを用いている。このような構成をとることによ り、複数の低振幅信号の論理演算結果を、大きな信号と 50 N20にはVCLが、端子N21にはVSLが、それぞれ

して回路プロツク内に取り込むことができる。ここでは 論理演算の例として、2入力のNANDの場合について 説明したが、その他の、例えば3入力以上のNAND

や、2入力以上のNORや、EOR(排他的論理和)な ど、どのような論理演算についても同様に適用できるこ とは自明である。

12

【0031】図12は、外部電源電圧VCC、VSSを もとにして、チツブ内部で電源電圧VCL、VSLを発 生する回路の構成の一実施例である。

【0032】図中、DIVは3つの抵抗R1, R2, R 3により構成した分圧回路、OP1, OP2は差動増幅 回路、TP40はVCL駆動用のPチヤネルMOSトラ ンジスタ、TN40はVSL駆動用のNチヤネルMOS トランジスタ、R4とR5はパイアス用の抵抗、C1~ C3は平滑用の容量である。この回路によりVCLとV SLには、それぞれ

 $VCL = (R2+R3) \times (VCC-VSS) / (R1$ +R2+R3

 $VSL=R3\times (VCC-VSS) / (R1+R2+R)$

なる電圧が得られる。例えば、VCC=1.5V. VS S=0V, R1=R2=R3の場合には、VCL=1 V, VSL=0.5 Vが得られる。

【0033】図13は本発明による集積回路の他の一実 施例である。本実施例では、共通の電源VCL、VSL を信号線の駆動回路に供給する代わりに、VCC、VS Sを供給し、各駆動回路毎に信号振幅を低減するように

【0034】図13において、CHP5は集積回路チツ プ、BLK12やBLK13はチツブを構成する回路ブ ロツク、SIG6はBLK12からBLK13に小さな 振幅の信号を伝達するための信号線、DRV12は信号 線の駆動回路、REC13は信号の受信回路である。駆 動回路DRV12を除けば、基本的な構成は、図3に示 したものと同様である。

【0035】駆動回路DRV12は、NチヤネルMOS トランジスタTN40、PチヤネルMOSトランジスタ TP40、NPN形パイポーラ・トランジスタQ1、P NP形パイポーラ・トランジスタQ2、とから構成して いる。2つのパイポーラ・トランジスタのコレクタ端子 は、それぞれ電源VCC、VSSに接続し、エミツタ端 子をCMOSインパータに接続している。各パイポーラ トランジスタのペース端子には、直流電圧VCLB. VSLBを印加している。これらの値は、それぞれVCLB =VCL+VBE

VSLB=VSL-VBE

である。ここに、VBEはパイポーラ・トランジスタの ベース・エミツタ間の順方向電圧降下であり、約0.7 5 V である。このような接続にすることにより、端子 得られる。この回路方式によれば、VCLやVSLといった電源は、図3の例ほど低インピーダンスにする必要がない。したがつて、図12に示したような発生回路も、大きな駆動能力を備える必要がなくなり、発生回路自体の占有面積の増大や、消費電力の増大を招くことがなくなる。なお、この例で用いたNPN形やPNP形のパイポーラ・トランジスタの代わりに、それぞれNチヤネルとPチヤネルのMOSトランジスタを用いても、同様な効果を得ることができる。

【0036】図14は、外部電源電圧VCC、VSSを 10 もとにして、チップ内部で電源電圧VCL、VSLおよびVCLB、VSLBを発生する回路の構成の一実施例である。

【0037】図中、分圧回路は抵抗R10、R11、R 12とベースとエミツタを接続したNPN形およびPN P形のパイポーラ・トランジスタQ3、Q4とにより構成している。Q5はVCL駆動用のNPN形パイポーラ・トランジスタ、Q6はVSL駆動用のPNP形パイポーラ・トランジスタ、R13はパイアス用の抵抗、C10~C12は平滑用の容量である。この回路によりVCL 20とVSLには、それぞれ

VCL = ((R11+R12) × VCC+(R10-R11-R12) × VBE) / (R10+R11+R12)

VSL = (R12×VCC+(R10+R11-R12)×VBE) / (R10+R11+R1

なる電圧が得られる。ただし、ここではVSS=0Vと 仮定している。また、VBEはパイポーラ・トランジスタのペース・エミッタ間の順方向電圧降下であり約0.75V程度である。例えば、VCC=3V、0.25 \times R11=R10=R12の場合には、VCL=2V、VSL=1Vが得られる。

【0038】図15は本発明による集積回路の他の一実 施例である。本実施例では、集積回路チップ間の信号伝 達を低振幅の信号で行うようにしている。

【0039】同図において、CHP6とCHP7は集積回路チップ、SIG7はCHP6からCHP7に小さな振幅の信号を伝達するための信号線、DRV16は信号線の駆動回路、REC17は信号の受信回路である。駆動回路DRV16は図13中のDRV12に、受信回路REC17は図13中のREC13に示したものと、基本的に同じである。

【0040】このような構成にすることにより、容量の大きなチツブ間の信号線を駆動するのに必要な戦力を低減することができる。また、信号線の充放電に伴つて発生するピーク電流を低く抑えることができ、借号配線の信頼性や、電源線の雑音を小さくすることができる。したがつて、マイクロプロセツサなどの信号線数の多い集積回路では、特に効果が大きい。

【0041】また、集積回路チップの従来の入力回路では、TTLレベル(例えば、LOW判定レベル最大値V 50

I Luxx = 0.8 V、H I G H 判定レベル最小値 V I H x I N = 2.4 V) の入力に対して、C M O S インバータに 貫通電流が流れるため、待機時の電流を小さくできない、という問題があつたが、本発明の受信回路を用いれば、この待機時電流を著しく小さくすることができるため、集積回路チツブの消費電流低減に極めて有効である。

14

【0042】図16は本発明による集積回路の他の一実施例である。本実施例では、図15と同様、集積回路間の倡号伝達を低振幅の倡号で行うようにしている。

【0043】同図において、CHP8とCHP9は集積回路チツブ、SIG8はCHP8からCHP9に小さな振幅の信号を伝達するための信号線、DRV18は信号線の駆動回路、REC19は信号の受信回路である。駆動回路DRV18はNPN形パイポーラ・トランジスタQ20およびPNP形パイポーラ・トランジスタQ21による相補型インパータ回路、および、それらの入力であるベース端子を駆動するように設けたCMOSインパータ回路から構成している。CMOSインパータ回路の電源電圧には、VCLBおよびVSLBを与えて、相補型インパータ回路の入力には高レベルとしてVCL+VBE、低レベルとしてVSL-VBEを得るようにしている。これにより、信号線の振幅には、(VCL-VSL)を得ることができる。

【0044】このような構成にすることにより、容量の大きなチツブ間の信号線を駆動するのに必要な電力を低減することができる。また、信号線の充放電に伴つて発生するピーク電流を低く抑えることができ、信号配線の信頼性や、電源線の雑音を小さくすることができる。特に、出力回路が、パイポーラ・トランジスタのみで構成されているため、図15の例に比べて、大きな負荷駆動能力を得ることができる。

【0045】図17から図20は本発明によるCMOS 集積回路の他の実施例を示している。これらの実施例で は、複数の小さな振幅の信号を入力として、その論理演 算結果を回路プロック内部で使用する大きな信号振幅に 変換するようにした信号受信部の他の方式を示してい る。

【0046】図17は2つの入力AとBの反転論理積(NAND)の演算結果Qを出力するようにした信号受信部の回路構成の一例である。すなわち、入力AとBが共に高レベルのときに出力Qが低レベル、その他のときには出力Qが高レベルとなる。入力AとB、および信号Bの反転信号B-barの信号振幅は、図3の実施例と同様、その低レベルがVSL、高レベルがVCLである。反転信号B-barは、駆動回路によって発生させてもよいし、受信部にインパータを設けて、入力Bから発生させてもよい。この回路は図3中のREC4において、そのレベル変換機能をそのまま活かし、新たに論理演算機能を持たせるため、転送ゲートを4つのトランジ

スタ、TN70、TN71、TP70およびTP71に より構成し、入力数を増やすと共に転送ゲートのゲート **端子にも直流電圧の代わりに信号を印加するようにし**

【0047】次にこの回路の動作を説明する。入力Bが 低レベルのとき、すなわち入力B-barが高レベルの ときには、トランジスタTN70が非導通状態、TN7 1が導通状態となり、端子N40は低レベルとなる。ま た、トランジスタTP70が非導通状態、TP71が導 涌状態となり、端子N41も低レベルとなる。したがっ て、入力Aのレベルによらずに、出力Qは高レベルにな る。一方、入力Bが高レベルのときには、トランジスタ TN70が導通状態、TN71が非導通状態となり、端 子N40は入力Aに等しいレベルとなる。また、トラン ジスタTP70が導通状態、TP71が非導通状態とな り、端子N41も入力Aに等しいレベルとなる。したが って、出力Qには入力Aの反転出力が得られる。これら より、入力AとBがともに高レベルのときのみ出力が低 レベルとなり、それ以外の組合せでは、出力は高レベル となる。すなわち、AとBの反転論理積(NAND)の 20 演算結果が出力Qに得られる。

【0048】図18は2つの人力AとBの反転論理和 (NOR) の演算結果Qを出力するようにした信号受信 部の回路構成の一例である。すなわち、入力AとBが共 に低レベルのときに出力Qが高レベル、その他のときに は出力Qが低レベルとなる。入力Bが高レベルのとき、 すなわち入力B-barが低レベルのときには、トラン ジスタTN75が導通状態、TN76が非導通状態とな り、端子N45は高レベルとなる。また、トランジスタ TP75が導通状態、TP76が非導通状態となり、端 30 子N46も高レベルとなる。したがって、入力Aのレベ ルによらずに、出力Qは低レベルになる。一方、入力B が低レベルのときには、トランジスタTN75が非導通 状態、TN76が導通状態となり、端子N45は入力A に等しいレベルとなる。また、トランジスタTP75が 非導通状態、TP76が導通状態となり、端子N46も 入力Aに等しいレベルとなる。したがって、出力Qには 入力Aの反転出力が得られる。これらより、入力AとB がともに低レベルのときのみ出力が高レベルとなり、そ れ以外の組合せでは、出力は低レベルとなる。すなわ ち、AとBの反転論理和(NOR)の演算結果が出力Q に得られる。

【0049】図19は3つの入力A、BおよびCの反転 論理積(NAND)の演算結果Qを出力するようにした **営号受付部の回路構成の一例である。図17の実施例と** 同様、入力A、BおよびCが共に高レベルのときに端子 N50および端子N51が高レベルとなる。これらよ り、入力AとBおよびCがともに高レベルのときのみ出 力が低レベルとなり、それ以外の組合せでは、出力は高 レベルとなる。すなわち、A、BおよびCの反転論理検 50 が知られている。この場合には、

16 (NAND) の演算結果が出力Qに得られる。

【0050】図20は2つの入力AとBの排他論理和 (Exclusive-OR=EOR) の演算結果Qを出力する ようにした信号受信部の回路構成の一例である。すなわ ち、入力AとBが同じレベルのときに出力Qが低レベ ル、その他のときには出力Qが高レベルとなる。入力B が高レベルのとき、すなわち入力B-baェが低レベル のときには、トランジスタTN85が導通状態、TN8 6が非導通状態となり、端子N55は入力Aと同じレベ 10 ルとなる。また、トランジスタTP85が導通状態、T P86が非導通状態となり、端子N56も入力Aと同じ レベルとなる。したがって、出力Qは入力Aの反転論理 になる。一方、入力Bが低レベルのときには、トランジ スタTN85が非導通状態、TN86が導通状態とな り、端子N55は入力A-barと同じレベルとなる。 また、トランジスタTP85が非導通状態、TP86が **導通状態となり、端子N56も入力A-barと同じレ** ベルとなる。したがって、出力Qは入力Aと同一論理に なる。これらより、入力AとBの排他論理和(EOR) の演算結果が出力Qに得られる。

【0051】以上の実施例に示したように、本発明によ れば、小さな入力振幅を有する複数の信号から直接論理 演算を行うことが可能となるため、複数の入力を個々に レベル変換した後に演算を行う場合に比べて、使用する トランジスタの数を低減でき、さらに高集積の回路を構 成することが可能になる。また、本発明は以上の実施例 の他に、さらに多くの入力数や他のどのような論理演算 についても同様に適用できることは自明である。

【0052】図21から図23は本発明によるCMOS 集積回路の他の実施例を示している。これらの実施例で は、小さな入力信号振幅に対しても論理レベルを正確に 判定することのできる入力回路に適用した例を示してい る。一般に、CMOS集積回路のインターフェース用信 号レベルとしては、CMOSレベルとTTLレベルの2 種類が広く用いられている。各インターフェース用信号 レベルの出力高レベル(VOH)の最小値VOHmin と出力低レベル(VOL)の最大値VOLmaxは、C MOSレベルの場合、

VOHmin=VCC-0.1 (V)

VOLmax=0.1 (V)

TTLレベルの場合、

VOHmin=2.4(V)

VOLmax=0.4(V)

という値が一般的である。これらの信号振幅は小さいほ ど高速で、負荷容量の充放電電流も小さくできるという メリットがあるが、一方、信号を受信する回路のノイズ マージンが低下するという欠点がある。これらより低振 幅のインターフェースとしては、パイポーラLSIやパ イCMOSLSIで用いられるECLインターフェース

17

VOHmin = -1.0 (V) VOLmax = -1.6 (V)

であり、信号振幅は約0.6 Vと小さい。CMOS集積 回路の高集積化、1つの集積回路あたりの信号数 (ピン数) の増加に伴い、高速化と低雑音化が強く望まれるようになってきている。ところが、従来のECLインターフェースは、パイポーラトランジスタをベースにしているためCMOS回路では実現が難しい、入力回路に多大なパイアス電流を必要とするため、消費電力 (とくにスタンパイ状態での消費電力) が大きいという問題があった。これらの問題を克服して、ノイズマージンが広く安定に動作し、かつCMOSの特徴である低消費電力性能を維持できる低振幅インターフェースが望まれていた。こうした新しいインターフェースは以下の条件を満たす必要がある。

[0053]

(1) 信号振幅が1 V程度、あるいはそれ以下で、十分なノイズマージンを有すること。

[0054]

(2) スタンパイ状態 (入力がVIHmin以上あるい 20 はVILmax以下) ではほとんど電流消費がないこと。

【0055】こうした条件を満たすためには、小さな入力信号振幅を確実に検出し、かつスタンパイ状態での電流消費のない入力回路が必要とされる。このような入力回路の例は、図15や図16に示したが、以下には他の例を示す。

【0056】図21は本発明によるCMOS集積回路の入力回路の一実施例を示している。本実施例は図15あるいは図16の2つの転送ゲートを4つのトランジスタ 30 TN90、TN91、TP90およびTP91で置き換えたものである。TN90とTP91のゲートには、それぞれ基準電圧VRNとVRPを印加している。VRNとVRPは同図右に示すとおり、

VRN=VIH+VTN+VTP

VRP=VIL-VTN-VTP

なる値になるようにしている。ここに、VIHとVIL は入力信号の高レベルと低レベル、VTNとVTPはN チャネルトランジスタとPチャネルトランジスタのしき い値電圧の絶対値である。

【0057】入力INの電圧がVILよりも低いときには、TN91とTP91が非導通状態、TN90とTP90が導通状態となって、端子N60が低レベルとなる。その結果、出力OUTは高レベルとなり、端子N61は低レベルとなる。逆に、入力INの電圧がVIHよりも高いときには、TN91とTP91が導通状態、TN90とTP90が非導通状態となって、端子N61が高レベルとなる。その結果、出力OUTは低レベルとなり、端子N60は高レベルとなる。このように、小さな入力信号接続に対しても、安定に広答する入力同略を増

成することができる。また、VCCからVSSにいたる 直流電流パスがないため、スタンパイ時の電流をほとん

18

ど零にすることができる。

【0058】図22は本発明によるCMOS集積回路の 入力回路の他の一実施例を示している。 ここでは、VI L=0の場合の入力回路の構成例を示す。図中、TN1 00~TN103はNチャネルトランジスタ、TP10 0~TP102はPチャネルトランジスタである。TN 101のゲートには基準電圧VREF1を印加し、その ソースにはTN100とTP100とからなるCMOS インパータを接続している。また、入力はTN103 に、インパータで反転された出力はTN102に印加し ている。これらTN102、TN103とTP101、 TP102とでレベル変換回路を構成している。基準電 EVREF1の値は、VREF1=VIH+VTN+V TPなる値にしている。ここに、VIHは入力信号の高 レベル、VTNとVTPはNチャネルトランジスタとP チャネルトランジスタのしきい値電圧の絶対値である。 【0059】入力 I Nの電圧が0(V)のときには、イ

【UU59】人刀INの電圧が0(V)のときには、インパータの出力N65は高レベルとなる。したがって、TN103が非導通状態、TN102が導通状態となって、端子N67が高レベル、端子N66が低レベルとなる。逆に、入力INの電圧がVIHよりも高いときには、インパータの出力N65は低レベルとなる。したがって、TN102が非導通状態、TN103が導通状態となって、端子N66が高レベル、端子N67が低レベルとなる。その結果、出力OUTは低レベルとなる。このように、小さな入力信号振幅に対しても、安定に応答する入力回路を構成することができる。また、VCCからVSSにいたる直流電流パスがないため、スタンパイ時の電流をほとんど零にすることができる。

【0060】図23は本発明によるCMOS集積回路の 入力回路の他の一実施例を示している。ここでは、図2 2に示した例と同様、VIL=0の場合の入力回路の構 成例を示す。図中、TN110~TN112はNチャネ ルトランジスタ、TP110~TP113はPチャネル トランジスタである。TN111のゲートには基準電圧 VREF2を印加している。入力はTN110とTP1 10に印加し、TP110のソースとTN111のソー スが接続されている。ここでは、入力の反転信号をつく る代わりに、TN111とTP110でNチャネルトラ ンジスタとは相補の動作、すなわち入力が低レベルのと きに導通し、高レベルのときに非導通になるような動作 を実現している。これらTN110、TN111および TP110に、さらにTP111、TP112を組合せ てレベル変換機能も兼ね備えるようにしている。 基準電 圧VREF2の値は、

VREF2=VIH+VTN+VTP

入力信号振幅に対しても、安定に応答する入力回路を構 50 なる値にしている。ここに、VIHは入力信号の高レベ

ル、VTNとVTPはNチャネルトランジスタとPチャ ネルトランジスタのしきい値電圧の絶対値である。

【0061】入力INの電圧が0(V)のときには、TN110が非導通状態、TN111とTP110が導通状態となって、端子N70が低レベル、出力OUTが高レベルとなる。逆に、入力INの電圧がVIHよりも高いときには、TN111とTP110が非導通状態、TN110が導通状態となって、端子N70が高レベル、出力OUTは低レベルとなる。このように、小さな入力信号振幅に対しても、安定に応答する入力回路を構成することができる。また、VCCからVSSにいたる直流電流パスがないため、スタンパイ時の電流をほとんど等にすることができる。

【0062】以上述べた入力回路を用いれば、十分なノイズマージンを維持しながら、入力信号振幅を小さくすることができるため、信号の伝送を高速に行うことができる。また、スイッチングに伴う過渡電流を低減できるため、電源電圧の変動を抑制でき、ノイズマージンを大きくすることができる。さらには、スタンパイ状態に直流電流を消費しないため、低消費電力が要求される電池動作への応用も可能となる。

【0063】以上、各実施例によつて本発明の詳細を説明したが、本発明の適用範囲はこれらに限定されるものではない。例えば、ここではCMOSトランジスタおよびパイポーラトランジスタによりLSIを構成する場合を主に説明したが、接合型FETを用いたLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に素子を形成したLSIなどでも、そのまま適用できる。

[0064]

【発明の効果】以上述べた本発明によれば、電源電圧自体を小さくすることなく、信号振幅を小さくすることができるため、高集積化に伴つて問題となる消費電力の増大を招くことがないLSIを提供できる。更に本発明によれば遅延時間の増大しないLSIを提供できる。また、本発明によれば高速に動作するLSIを提供できる。

【図面の簡単な説明】


20

- 【図1】本発明の基本概念を説明する実施例
- 【図2】図1における電圧波形図
- 【図3】本発明の基本概念を説明する実施例
- 【図4】従来の回路
- 【図5】図4の回路と比較するための本発明による回路
- 【図6】入出力波形の定義
- 【図7】本発明の効果を示すための図4と図5の回路で の特性比較結果
- 【図8】本発明の効果を示すための図4と図5の回路で の特性比較結果
- 【図9】本発明の基本概念を説明する他の実施例
 - 【図10】図9における電圧波形図
 - 【図11】本発明をNANDゲート回路に適用した具体 的実施例
 - 【図12】本発明の内部電源電圧を発生する回路の具体 的実施例
 - [図13] パイポーラトランジスタを用いた本発明の基本概念を説明する他の実施例
- 【図14】VCL, VSL, VCLB, VSLB発生回 7 路の一例
- 【図15】本発明をチツブ間の信号伝達に用いた他の実 協M
 - 【図16】本発明をチツブ間の信号伝達に用いた他の実施例
 - 【図17】本発明を論理回路に用いた他の実施例
 - 【図18】本発明を論理回路に用いた他の実施例
 - 【図19】本発明を論理回路に用いた他の実施例
 - 【図20】本発明を論理回路に用いた他の実施例
 - 【図21】本発明を入力回路に用いた他の実施例
 - 【図22】本発明を入力回路に用いた他の実施例
 - 【図23】本発明を入力回路に用いた他の実施例 【符号の説明】


CHP1~CHP9…集積回路チップ、BLK1~BL K13…集積回路プロック、INV1~INV19…インパータ、DRV1~DRV18…駆動回路、REC2 ~REC19…受信回路、R1~R13…抵抗、Q1~ Q21…パイポーラトランジスタ、OP1, OP2…差 動増幅回路、C1~C12…平滑容量。


7 BOR 1 3


【図1】



[図4]









【図10】


【図11】



【図12】




-




[図22]

【図14】




[図13]




[図15]

CHP6




[图16]


(図16)




【図19】




[図21]



[図20]



【図23】



THIS PAGE BLANK (USPTO)